
以存储器为中心的计算机结构框图如下所示,
其中部件控制器的功能是()。
A.用来控制、指挥程序和数据的输入、运行以及处理运算结果
B.完成算数运算和逻辑运算,并将运算的中间结果暂存在计算器内
C.用来存放数据和程序
D.将人们熟悉的信息形式转换为机器能识别的信息形式

A.用来控制、指挥程序和数据的输入、运行以及处理运算结果
B.完成算数运算和逻辑运算,并将运算的中间结果暂存在计算器内
C.用来存放数据和程序
D.将人们熟悉的信息形式转换为机器能识别的信息形式
第1题
(1)试画出接收该2PSK信号的相关器结构的最伯接收机原理框图(其中包括位同步提取部分);
(2)试画出接收机各点时间波形示意图(设发送码元为101100);
(3)设发“0和1的概率P(0)=P(1),试分析系统最小误码率:
(4)当位同步时间误差为Te时,分析此时误码率(设P(0)=P(1))。
第4题
A.运算器、控制器、存储器、输入设备和输出设备
B.运算器、累加器、寄存器、外部设备和主机
C.加法器、控制器、总线、寄存器和外部设备
D.运算器、存储器、控制器、总线和外部设备
第5题
A.运算器、控制器、存储器、输入设备和输出设备
B.运算器、累加器、寄存器、外部设备和主机
C.加法器、控制器、总线、寄存器和外部设备
D.运算器、存储器、控制器、总线和外部设备
第7题
A.国际标准化的计算机网络
B.基于C/S结构的通信系统
C.以单机为中心的通信系统
D.多个计算机互联的通信系统
第8题
现进程有如下的访问序列:其逻辑地址为八进制的105、217、567、1120、2500。
试问给定的这些地址能否进行转换?若能,请说明地址转换过程及相应的物理地址。若不能,则说明理由。
第9题
高电平为读,低电平为写)。
已知该机存储器地址空间从0连续编址,其地址空间分配如下:最低8K为系统程序区,由ROM芯片组成;紧接着40K为备用区,暂不连接芯片;而后78K为用户程序和数据空间,用静态RAM芯片组成;最后2K用于I/O设备(与主存统一编址)。现有芯片如下:
SRAM:16K×8位,其中CS:为片选信号,低电平有效,WE:为写控制信号,低电平写,高电平读。
ROM:8K×8位,其中CS:为片选信号,低电平有效,OE:为读出控制,低电平读出有效。
译码器:3―8译码器,输出低电平有效;为使能信号,低电平时译码器功能有效。
其它“与、或”等逻辑门电路自选。
(1)请问该主存需多少SRAM芯片?
(2)试画出主存芯片与CPU的连接逻辑图。
(3)写出各芯片地址分配表。